

Del singlecore al multicore

Agenda

1. Limitaciones de los procesadores singlecore.
2. Tendencias del diseño de procesadores actuales para afrontar las limitaciones del singlecore.

Limitaciones de los procesadores singlecore

El fin del singlecore

¿Por qué se dejaron de fabricar procesadores de un solo núcleo con cada vez mayores frecuencias de reloj de CPU?

Tres razones importantes:

- Barrera del ILP (*ILP Wall*)
- Barrera de memoria (*Memory Wall*)
- Barrera de potencia (*Power Wall*)

Barrera del ILP

La barrera del ILP representa el límite impuesto por la dificultad de continuar aumentando el grado de paralelismo de nivel de instrucciones ya alcanzado.

- Las técnicas de ILP dejaron de evolucionar, y un único flujo de instrucciones no permitía suficiente paralelismo para mantener ocupadas a un gran número de unidades funcionales.
- Las técnicas de multithreading mejoraron la situación pero no fueron una solución porque no escalan bien (aumentan los fallos de caché).

Barrera de memoria


*“Hitting the **Memory Wall**: Implications of the Obvious”*

Bill Wulf y Sally McKee. Diciembre de 1994.

El artículo dice que el divergente aumento en el rendimiento de los procesadores y la memoria llevarán a que en algún momento el rendimiento será completamente dominado por la memoria.



Barrera de memoria



Imágen extraída de “Computer Architecture, A Quantitative Approach”. Sixth Edition. John L. Hennessy, David A. Patterson”, figura 2.2, página 80.

Barrera de potencia

- Parte de la energía utilizada por el procesador se convierte en calor que debe disiparse.
- Si la temperatura aumenta:
 - Disminuye la velocidad de los transistores y en consecuencia puede aumentar los fallos.
 - Aumenta la fuga de corriente, que incrementa el consumo energético y la temperatura.
 - Puede llegar a la destrucción del chip.



Barrera de potencia


Representa el problema de **disipar el calor** producido por el **chip procesador**, utilizando la técnica convencional de refrigeración: ventilador y disipador metálico.



Barrera de potencia

Relación: Frecuencia de CPU - Potencia

- Para aumentar la frecuencia y mantener el correcto funcionamiento del circuito digital, es necesario aumentar la tensión.
- Al aumentar la tensión y la frecuencia se produce un aumento de la potencia.
- El problema está en que la relación de la frecuencia de reloj de CPU con la potencia es convexa y creciente.



Barrera de potencia

Problema de la densidad de potencia: W/cm^2





Figure 1. In CPU architecture today, heat is becoming an unmanageable problem.
(Courtesy of Pat Gelsinger, Intel Developer Forum, Spring 2004)

**Tendencias del
diseño de procesadores
actuales para afrontar las
limitaciones del singlecore**

Procesadores multicore

- En el año **2001** comienzan a aparecer los microprocesadores multicore como una solución natural a las limitaciones del singlecore para aumentar su rendimiento.
- La mayoría de los transistores que se van agregando a los chips son para:
 - replicación de cores.
 - incorporación de nuevos ISAs de instrucciones vectoriales: más operaciones y registros de mayor tamaño.

Multicore: rompiendo la barrera de la potencia




Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten
New plot and data collected for 2010-2017 by K. Rupp

Multicore: rompiendo la barrera del ILP

- El multicore se basa en el TLP para hacer un uso eficiente de las unidades funcionales que no podían ser aprovechadas debido a las dependencias de las instrucciones de un único flujo.
- Los programas deberían ser contruidos con más de un thread para aprovechar la capacidad completa del microprocesador.


Multicore: mitigando la barrera de memoria respecto a la latencia de acceso



En <https://www.7-cpu.com/> se puede encontrar información de procesadores en relación al tiempo de acceso a los diferentes niveles de la jerarquía de memoria, contabilizados en ciclos de CPU.

Multicore: la barrera de memoria aún es un problema respecto al ancho de banda

- La idea parece razonable: más cores trabajando a una relativamente baja frecuencia de reloj



- Sin embargo, la barrera de memoria se hace problemática por el mayor requerimiento de ancho de banda, debido a que:
 - Cada vez hay más cores por chip: ahora el cuello de botella está en la conexión del chip con la memoria.
 - Las instrucciones vectoriales procesan cada vez más datos por unidad de tiempo.

Acciones contra la barrera de memoria

- Aumento del tamaño de la memoria caché para aliviar la presión sobre la memoria principal: ya se está llegando al límite físico.
- Incremento del tamaño y velocidad de las transferencias: más canales en el bus y más pines en el módulo de memoria, y mejoras de la velocidad de la memoria y el bus.
 - Memoria de alto ancho de banda (HBM, *High Bandwidth Memory*): memorias apiladas en 3D que se pueden poner fuera o dentro de un chip procesador de gran tamaño (como GPUs).
https://en.wikipedia.org/wiki/High_Bandwidth_Memory
- Reducción del tamaño de las transferencias:
 - ¿Compresión de datos? posible de implementar por software.
 - (Pre)Procesamiento dentro de la memoria: HBM-PIM (*HBM with Processing-In-Memory*). <https://semiconductor.samsung.com/insights/technology/pim/>
- Prebúsqueda de datos.

Acciones contra la barrera de potencia

- Más núcleos por chip.
- Mejora de las técnicas de nivel de circuito y lógico:
 - tecnología de transistores y reordenamiento de compuertas lógicas.
 - integración on-chip.
- Arquitecturas adaptables: activación/desactivación de núcleos o partes de ellos, cachés de activación parcial.
- Escalado dinámico de frecuencia y tensión (DVFS).
- Arquitecturas asimétricas: núcleos rápidos y núcleos lentos en un mismo chip. Ejemplo: ARM big.LITTLE
- Procesadores de propósito especial.
- Del lado del software de aplicación: diseño de algoritmos e implementaciones para hacer un uso eficiente de los recursos, colaboración con el S.O. en la gestión energética (ej. DVFS).

Bibliografía

- Libro de Rauber
 - 2.4.2 Energy Consumption of Processors
 - 2.4.3 Multicore Processors
- Libro de Hennesy
 - 1.5 Trends in Power and Energy in Integrated Circuits
- Hitting the Memory Wall: Implications of the Obvious. Wm. A. Wulf and Sally A. McKee. 1994.

<http://www.di-srv.unisa.it/~vitsca/SC-2011/DesignPrinciplesMulticoreProcessors/Wulf1995.pdf>